Lattice Semiconductor Corporation
flow-image

NEUE ANSÄTZE ZUR HARDWAREBESCHLEUNIGUNG UNTER EINSATZ VON FPGA MIT NIEDRIGER DICHTE

Dieser Inhalt wurde von Lattice Semiconductor Corporation veröffentlicht

Bitten Sie die Systementwickler, die Probleme aufzulisten, mit denen sie konfrontiert sind – dabei spielt es keine Rolle, ob diese mobile Verbraucher-, Automobil-, Industrie-, Medizin- oder wissenschaftliche Anwendungen erstellen &ndash - sie werden immer die Optimierung der Host-Prozessorleistung nennen. Dies überrascht eigentlich nicht. Die ereignisgesteuerte Architektur dieser MPU ermöglicht es ihnen, Multitasking durchzuführen und neue Prioritäten zu setzen, sobald sie auftreten. Aber da die Zahl der I/O weiter steigt, steigt auch der Bedarf an Bandbreite.

Die heutigen Host-MPU, die mit der Verwaltung einer größeren Anzahl von I/O- und anderen systemweiten Befehls- und Steuerungsfunktionen betraut sind, müssen über einen längeren Zeitraum betriebsbereit bleiben und verbrauchen dadurch wertvolle Energie und Rechenressourcen. 

Laden Sie dieses Whitepaper herunter, um mehr zu erfahren. 

 

Jetzt herunterladen

box-icon-download

*erforderliche Felder

Please agree to the conditions

Indem Sie diese Ressource anfordern, stimmen Sie unseren Nutzungsbedingungen zu. Alle Daten sind durch unsere Datenschutzrichtlinie geschützt. Wenn Sie weitere Fragen haben, senden Sie bitte eine E-Mail an dataprotection@headleymedia.com .

Verwandte Kategorien Automotive, Embedded, Power, Displays, Components