flow-image
Lattice Semiconductor Corporation

LOW-POWER-CPLD-DESIGN IN DER PRAXIS

Dieser Inhalt wurde von Lattice Semiconductor Corporation veröffentlicht

pattern

Jeder Ingenieur, der sich mit tragbaren Produkten beschäftigt, weiß, dass die Minimierung des Stromverbrauchs eine absolute Voraussetzung für die heutigen Designs ist. Doch nur die erfahrenen unter ihnen verstehen die subtilen, aber wichtigen Details, die die Akkulaufzeit eines Systems maximieren können.

In diesem Whitepaper konzentriert sich Lattice Semiconductor darauf, wie diese erfahrenen Experten mit Hilfe von komplexen programmierbaren Logikbauelementen (CPLD) mit extrem niedriger Leistung jedes einzelne Mikrowatt aus den I/O-Subsystemen ihrer eingebetteten Designs herausholen. 

Laden Sie es herunter, um mehr zu erfahren. 

 

pattern

Verwandte Kategorien
Embedded, Power, Displays, Components, Switches

 

box-icon-download
Jetzt herunterladen

*erforderliche Felder

Please agree to the conditions

Indem Sie diese Ressource anfordern, stimmen Sie unseren Nutzungsbedingungen zu. Alle Daten sind durch unsere Datenschutzrichtlinie geschützt. Wenn Sie weitere Fragen haben, senden Sie bitte eine E-Mail an dataprotection@headleymedia.com .